≪ View Page

差分

このページの2つのバージョン間の差分を表示します。

この比較画面へのリンク

電気・電子:組み込み:プロセッサ:armコア比較 [2020/10/19 00:01] – [テーブル] ringo電気・電子:組み込み:プロセッサ:armコア比較 [2024/08/17 01:42] (現在) – 外部編集 127.0.0.1
行 82: 行 82:
 ^ 仮想化                    | なし                                              | あり                                                                                                          | なし                                                               | なし                                                                                                                              | あり                                                                     | ^ 仮想化                    | なし                                              | あり                                                                                                          | なし                                                               | なし                                                                                                                              | あり                                                                     |
 ^ バス                     | 2x 64b AXI3\\ ACP (マルチプロセッサのみ)                  | 1x 128b AXI4+ACE                                                                                            | 1x 64b or 128b AXI3                                              | 1〜2x 64b AXI3\\ 1x 64b ACP (オプション)                                                                                              | 1x 128b AXI4\\ 1x 128b ACP (オプション)                                     | ^ バス                     | 2x 64b AXI3\\ ACP (マルチプロセッサのみ)                  | 1x 128b AXI4+ACE                                                                                            | 1x 64b or 128b AXI3                                              | 1〜2x 64b AXI3\\ 1x 64b ACP (オプション)                                                                                              | 1x 128b AXI4\\ 1x 128b ACP (オプション)                                     |
-^ その他                    | 採用例: Qualcomm Snapdragon S4 Play/200            | 部分的なスーパースカラ\\ 対応するbigコア: A15\\ 採用例: Qualcomm Snapdragon 200/400, Samsung Exynos 5, Broadcom BCM2836 (RPi2)  | 採用例: Apple A4                                                    | 採用例: Apple A5/A5X, NVIDIA Tegra2/3/4i, Samsung Exynos 4, Sony PS Vita, Altera Arria 10/Arria V/Cyclone V SoC FPGA, Xilinx Zynq  | Rev. 2 から A17 のバリエーションとして統合\\ A9の後継、性能向上の大部分は分岐予測の強化による\\ コードネーム: Owl  |+^ その他                    | 採用例: Qualcomm Snapdragon S4 Play/200            | 部分的なスーパースカラ\\ 対応するbigコア: A15\\ 採用例: Qualcomm Snapdragon 200/400, Samsung Exynos 5, Broadcom BCM2836 (RPi2)  | 採用例: Apple A4、Samsung S5PC100                                    | 採用例: Apple A5/A5X, NVIDIA Tegra2/3/4i, Samsung Exynos 4, Sony PS Vita, Altera Arria 10/Arria V/Cyclone V SoC FPGA, Xilinx Zynq  | Rev. 2 から A17 のバリエーションとして統合\\ A9の後継、性能向上の大部分は分岐予測の強化による\\ コードネーム: Owl  |
  
 ^                        ^ Cortex-A15                                                    ^ Cortex-A17                                                    ^ Cortex-A32                                                      ^ ^                        ^ Cortex-A15                                                    ^ Cortex-A17                                                    ^ Cortex-A32                                                      ^
行 105: 行 105:
  
 === 64bit === === 64bit ===
-^                        ^ Cortex-A34                                                      ^ Cortex-A35                                                      ^ Cortex-A53                                                                                                                                                                                                                     ^ Cortex-A55                              ^ Cortex-A57                                                                                                  ^ +The Armv8-A architecture does not define a separate version number for its Advanced SIMD and floating-point support in the AArch64 execution state because the instructions are always implicitly present.
-^  発表年                   | 2016                                                            | 2015                                                            | 2012                                                                                                                                                                                                                           | 2017                                    | 2012                                                                                                        | +
-^  アーキテクチャ               | ARMv8.0-A (64bitのみ)                                             | ARMv8.0-A                                                       | ARMv8.0-A                                                                                                                                                                                                                      | ARMv8.2-A                               | ARMv8.0-A                                                                                                   | +
-^ big.LITTLE             | LITTLE                                                          | LITTLE                                                          | big/LITTLE                                                                                                                                                                                                                     | LITTLE (DynamIQ)                        | big                                                                                                         | +
-^ デコード幅 / 実行ポート数         | 2 / ?                                                           | 2 / ?                                                           | 2 / 2                                                                                                                                                                                                                          |                                         |                                                                                                             | +
-^  命令パイプライン              | 8段\\ インオーダ                                                      | 8段\\ インオーダ、直接/間接分岐予測                                            | 8段\\ インオーダ                                                                                                                                                                                                                     |                                         |                                                                                                             | +
-^ コア構成                   | 1〜4                                                             | 1〜4                                                             | 1〜4                                                                                                                                                                                                                            |                                         |                                                                                                             | +
-^ コアあたりの性能               | ?DMIPS/MHz                                                      | 1.78DMIPS/MHz                                                   | 2.24DMIPS/MHz                                                                                                                                                                                                                  | 2.65DMIPS/MHz                           | 4.6DMIPS/MHz                                                                                                | +
-^ 最大クロック周波数              | ?GHz (?nm)                                                      | >1.5GHz (TSMC 28HPM)\\ >2.0GHz (TSMC 10FF)                      | >1.7GHz (28nm)\\ >2.6GHz (16nm)\\ >2.3GHz (TSMC 12nm)                                                                                                                                                                          | 2.0〜2.6GHz (10nm)                       |                                                                                                             | +
-^ 動的電力 (例)               | ?                                                               | 0.06mW/MHz (?nm, 最小)\\ 0.09mW/MHz (?nm, 標準的)                    | ?                                                                                                                                                                                                                              |                                         |                                                                                                             | +
-^ FPU                    | VFPv4 (パイプライン化?)\\ ?x ?b レジスタ                                   | VFPv4 (FP32, FP64)\\ ?x ?b レジスタ                                 | VFPv4 (パイプライン化?)\\ ?x ?b レジスタ                                                                                                                                                                                                  |                                         |                                                                                                             | +
-^ NEON (SIMD)            | 128bit?                                                         | 128bit?                                                         | 128bit?                                                                                                                                                                                                                        |                                         |                                                                                                             | +
-^ DSP命令\\ (MAC, 算術関数など)  | あり                                                              | あり                                                              | あり                                                                                                                                                                                                                             |                                         |                                                                                                             | +
-^ L1キャッシュ                | I: 8k〜64kB/core\\ D: 8k〜64kB/core                               | I: 8k〜64kB/core\\ D: 8k〜64kB/core                               | I: 8k〜64kB/core\\ D: 8k〜64kB/core                                                                                                                                                                                              |                                         |                                                                                                             | +
-^ L2キャッシュ                | 128k〜1MB                                                        | 0〜1MB                                                           | 0〜2MB                                                                                                                                                                                                                          |                                         |                                                                                                             | +
-^ L3キャッシュ                | なし                                                              | なし                                                              | なし                                                                                                                                                                                                                             |                                         |                                                                                                             | +
-^ 仮想化                    | あり                                                              | あり                                                              | あり                                                                                                                                                                                                                             |                                         |                                                                                                             | +
-^ バス                     | 1x 128b AXI4 or ACE or AMBA5 CHI\\ 1x 128b ACP as AXI4 (オプション)  | 1x 128b AXI4 or ACE or AMBA5 CHI\\ 1x 128b ACP as AXI4 (オプション)  | 1x 128b AXI4 or ACE or AMBA5 CHI\\ 1x 128b ACP as AXI4 (オプション)                                                                                                                                                                 |                                         |                                                                                                             | +
-^ その他                    | 部分的なスーパースカラ\\ 対応するbigコア: ?\\ 採用例:                               | 部分的なスーパースカラ\\ 対応するbigコア: ?\\ 採用例: MediaTek Helio X30            | 対応するbigコア: A57?\\ 採用例: Qualcomm Snapdragon 4xx/6xx/8xx, Broadcom BCM2837 (RPi3), MediaTek Helio X/G/P/Aシリーズ, Samsung Exynos 7, HiSilicon Kirin 6xx/9xx, Intel Agilex/Stratix 10 SoC FPGA, Xilinx Zynq UltraScale+ MPSoC/RFSoC  | コードネーム: Ananke\\ 採用例: Samsung Exynos 9  | コードネーム: Atlas\\ 採用例: Qualcomm Snapdragon 810, NVIDIA Tegra X1, Samsung Exynos Octa 5433, AMD Opteron A1100  |+
  
 +^                        ^ Cortex-A34                                                      ^ Cortex-A35                                                      ^ Cortex-A53                                                                                                                                                                                                                                     ^ Cortex-A55                                                                                              ^ Cortex-A57                                                                                                                      ^
 +^  発表年                   | 2016                                                            | 2015                                                            | 2012                                                                                                                                                                                                                                           | 2017                                                                                                    | 2012                                                                                                                            |
 +^  アーキテクチャ               | ARMv8.0-A (64bitのみ)                                             | ARMv8.0-A                                                       | ARMv8.0-A                                                                                                                                                                                                                                      | ARMv8.2-A\\ +v8.3/v8.4のごく一部の命令                                                                          | ARMv8.0-A                                                                                                                       |
 +^ big.LITTLE             | LITTLE                                                          | LITTLE                                                          | big/LITTLE                                                                                                                                                                                                                                     | LITTLE (DynamIQ)                                                                                        | big                                                                                                                             |
 +^ デコード幅 / 実行ポート数         | 2 / ?                                                           | 2 / ?                                                           | 2 / 2                                                                                                                                                                                                                                          | 2 / 2                                                                                                   | 3 / 8                                                                                                                           |
 +^  命令パイプライン              | 8段\\ インオーダ                                                      | 8段\\ インオーダ、直接/間接分岐予測                                            | 8段\\ インオーダ                                                                                                                                                                                                                                     | 8段\\ インオーダ、直接/間接分岐予測 (0サイクル)                                                                            | 15段+\\ アウトオブオーダ、動的分岐予測                                                                                                          |
 +^ コア構成                   | 1〜4                                                             | 1〜4                                                             | 1〜4                                                                                                                                                                                                                                            | 1〜8/クラスタ                                                                                                | 1〜4/クラスタ                                                                                                                        |
 +^ コアあたりの性能               | ?DMIPS/MHz                                                      | 1.78DMIPS/MHz                                                   | 2.24DMIPS/MHz                                                                                                                                                                                                                                  | 2.65DMIPS/MHz                                                                                           | 4.6DMIPS/MHz                                                                                                                    |
 +^ 最大クロック周波数              | ?GHz (?nm)                                                      | >1.5GHz (TSMC 28HPM)\\ >2.0GHz (TSMC 10FF)                      | >1.7GHz (28nm)\\ >2.6GHz (16nm)\\ >2.3GHz (TSMC 12nm)                                                                                                                                                                                          | 2.0〜2.6GHz (10nm)                                                                                       |                                                                                                                                 |
 +^ 動的電力 (例)               | ?                                                               | 0.06mW/MHz (?nm, 最小)\\ 0.09mW/MHz (?nm, 標準的)                    | ?                                                                                                                                                                                                                                              | ?                                                                                                       |                                                                                                                                 |
 +^ FPU                    | VFPv4 (パイプライン化?)\\ ?x ?b レジスタ                                   | VFPv4 (FP32, FP64)\\ ?x ?b レジスタ                                 | VFPv4 (パイプライン化?)\\ ?x ?b レジスタ                                                                                                                                                                                                                  | VFPv? (FP32、FP64)\\ ?x ?b レジスタ                                                                          | VFPv4 (FP32、FP64)\\ ?x ?b レジスタ                                                                                                  |
 +^ NEON (SIMD)            | 128bit?                                                         | 128bit?                                                         | 128bit?                                                                                                                                                                                                                                        | ?                                                                                                       | ?                                                                                                                               |
 +^ DSP命令\\ (MAC, 算術関数など)  | あり                                                              | あり                                                              | あり                                                                                                                                                                                                                                             | あり                                                                                                      | あり                                                                                                                              |
 +^ L1キャッシュ                | I: 8k〜64kB/core\\ D: 8k〜64kB/core                               | I: 8k〜64kB/core\\ D: 8k〜64kB/core                               | I: 8k〜64kB/core\\ D: 8k〜64kB/core                                                                                                                                                                                                              | I: 16k〜64kB/core\\ D: 16k〜64kB/core                                                                     | I: 48kB/core\\ D: 32kB/core                                                                                                     |
 +^ L2キャッシュ                | 128k〜1MB                                                        | 0〜1MB                                                           | 0〜2MB                                                                                                                                                                                                                                          | 0〜256KB                                                                                                 | 512kB〜2MB/クラスタ                                                                                                                  |
 +^ L3キャッシュ                | なし                                                              | なし                                                              | なし                                                                                                                                                                                                                                             | 0〜4MB                                                                                                   | なし                                                                                                                              |
 +^ 仮想化                    | あり                                                              | あり                                                              | あり                                                                                                                                                                                                                                             | あり?                                                                                                     | あり                                                                                                                              |
 +^ バス                     | 1x 128b AXI4 or ACE or AMBA5 CHI\\ 1x 128b ACP as AXI4 (オプション)  | 1x 128b AXI4 or ACE or AMBA5 CHI\\ 1x 128b ACP as AXI4 (オプション)  | 1x 128b AXI4 or ACE or AMBA5 CHI\\ 1x 128b ACP as AXI4 (オプション)                                                                                                                                                                                 | ACE or CHI\\ ACP (オプション)                                                                                | 1x 128b? AXI4 or ACE or AMBA5 CHI\\ 1x 128b ACP as AXI4 (オプション)                                                                 |
 +^ その他                    | 部分的なスーパースカラ\\ 対応するbigコア: ?\\ 採用例:                               | 部分的なスーパースカラ\\ 対応するbigコア: ?\\ 採用例: MediaTek Helio X30            | 対応するbigコア: A57\\ コードネーム: Apollo\\ 採用例: Qualcomm Snapdragon 4xx/6xx/8xx, Broadcom BCM2837 (RPi3), MediaTek Helio X/G/P/Aシリーズ, Samsung Exynos 7, HiSilicon Kirin 6xx/9xx, Intel Agilex/Stratix 10 SoC FPGA, Xilinx Zynq UltraScale+ MPSoC/RFSoC  | 対応するbigコア: A7xシリーズ\\ コードネーム: Ananke\\ 採用例: MediaTek Dimensity 1000, Samsung Exynos 9, Huawei Kirin 980  | 対応するLITTLEコア: A53\\ コードネーム: Atlas\\ 採用例: Qualcomm Snapdragon 810, NVIDIA Tegra X1, Samsung Exynos Octa 5433, AMD Opteron A1100  |
 +
 +^                        ^ Cortex-A65                                 ^ Cortex-A72                                                            ^ Cortex-A73  ^ Cortex-A75  ^ Cortex-A76  ^
 +^  発表年                   | 2018 (AE)                                  | 2015                                                                  | 2016        | 2017        | 2018        |
 +^  アーキテクチャ               | ARMv8.2-A\\ +ごく一部のv8.3/v8.4命令\\ (64bitのみ)  | ARMv8.0-A                                                             |             |             |             |
 +^ big.LITTLE             | (DynamIQ)                                  | big                                                                   |             |             |             |
 +^ デコード幅 / 実行ポート数         | 2 / 2                                      | 3 / 8                                                                 |             |             |             |
 +^  命令パイプライン              | ?段\\ アウトオブオーダ                              | 15段+\\ アウトオブオーダ、動的分岐予測                                                |             |             |             |
 +^ コア構成                   | 1〜8/クラスタ                                   | 1〜4/クラスタ                                                              |             |             |             |
 +^ コアあたりの性能               |                                            |                                                                       |             |             |             |
 +^ 最大クロック周波数              |                                            | 3GHz (TSMC 16FF+)\\ 4GHz (TSMC N7)                                    |             |             |             |
 +^ 動的電力 (例)               |                                            |                                                                       |             |             |             |
 +^ FPU                    | FP32, FP64, オプション                          | VFP4 (FP32, FP64)                                                     |             |             |             |
 +^ NEON (SIMD)            | あり                                         | あり                                                                    |             |             |             |
 +^ DSP命令\\ (MAC, 算術関数など)  | あり                                         | あり                                                                    |             |             |             |
 +^ L1キャッシュ                | I: 32k〜64kB/core\\ D: 32k〜64kB/core        | I: 48kB/core\\ D: 32kB/core                                           |             |             |             |
 +^ L2キャッシュ                | 0〜256kB/core                               | 0?〜4MB/クラスタ                                                           |             |             |             |
 +^ L3キャッシュ                | なし                                         | なし                                                                    |             |             |             |
 +^ 仮想化                    | ?                                          | あり                                                                    |             |             |             |
 +^ バス                     | ACE or CHI\\ ACP (オプション)                   | 1x 128b AMBA4 ACE or AMBA5 CHI\\ 1x ACP as AXI4 (オプション)               |             |             |             |
 +^ その他                    | 2スレッド/core\\ 車載向けバージョン (AE) あり             | コードネーム: Maya\\ 採用例: Qualcomm Snapdragon 65x, Broadcom BCM2711 (RPi4)  |             |             |             |
 +
 +==== Cortex-X ====
 +Cortex-X Custom (CXC) program
 +
 +^                        ^  Cortex-X1                                                                                                   ^   ^   ^   ^   ^
 +^  発表年                   | 2020                                                                                                         |   |   |   |   |
 +^  アーキテクチャ               | ARMv8.2-A                                                                                                    |   |   |   |   |
 +^ big.LITTLE             | DynamIQ\\ (high perf.)                                                                                       |   |   |   |   |
 +^ デコード幅 / 実行ポート数         | 5 / 15                                                                                                       |   |   |   |   |
 +^  命令パイプライン              | 13\\ アウトオブオーダ                                                                                                |   |   |   |   |
 +^ コア構成                   | 1〜4                                                                                                          |   |   |   |   |
 +^ コアあたりの性能               |                                                                                                              |   |   |   |   |
 +^ 最大クロック周波数              |                                                                                                              |   |   |   |   |
 +^ 動的電力 (例)               |                                                                                                              |   |   |   |   |
 +^ FPU                    |                                                                                                              |   |   |   |   |
 +^ NEON (SIMD)            | 4x128b                                                                                                       |   |   |   |   |
 +^ DSP命令\\ (MAC, 算術関数など)  |                                                                                                              |   |   |   |   |
 +^ L1キャッシュ                | I: 64kB/core\\ D: 64kB/core                                                                                  |   |   |   |   |
 +^ L2キャッシュ                | 512kB~1MB                                                                                                    |   |   |   |   |
 +^ L3キャッシュ                | 512kB~8MB                                                                                                    |   |   |   |   |
 +^ 仮想化                    |                                                                                                              |   |   |   |   |
 +^ バス                     |                                                                                                              |   |   |   |   |
 +^ その他                    | 性能>効率\\ Based on A78\\ コードネーム: Hera\\ 対応する Mid コア: A78\\ 対応する Little コア: A55\\ 採用例: Qualcomm Snapdragon 875  |   |   |   |   |
  
 ==== Cortex-R ==== ==== Cortex-R ====